Anbalaj avanse se youn nan rekò teknolojik nan epòk 'Plis pase Moore'.Kòm chips yo vin de pli zan pli difisil ak chè pou miniaturize nan chak ne pwosesis, enjenyè yo ap mete plizyè chips nan pakè avanse pou yo pa bezwen lite ankò pou retresi yo.Atik sa a bay yon entwodiksyon tou kout sou 10 nan tèm ki pi komen yo itilize nan teknoloji anbalaj avanse.
2.5D pakè
Pake 2.5D a se yon avansman teknoloji anbalaj tradisyonèl 2D IC, ki pèmèt pi rafine itilizasyon liy ak espas.Nan yon pake 2.5D, mouri vid yo anpile oswa mete kòt a kòt sou tèt yon kouch interposer ak Silisyòm vias (TSVs).Baz la, oswa kouch interposer, bay koneksyon ant chips yo.
Pake 2.5D a anjeneral itilize pou ASIC-wo fen, FPGA, GPU ak kib memwa.2008 te wè Xilinx divize gwo FPGA li yo nan kat pi piti chips ak pi wo pwodiksyon an epi konekte sa yo ak kouch Silisyòm interposer la.Pakè 2.5D yo te fèt konsa e finalman te vin lajman itilize pou entegrasyon processeur segondè memwa bandwidth (HBM).
Dyagram nan yon pake 2.5D
anbalaj 3D
Nan yon pake 3D IC, lojik mouri yo anpile ansanm oswa ak depo mouri, elimine nesesite pou konstwi gwo System-on-Chips (SoCs).Mouri a konekte youn ak lòt pa yon kouch interposer aktif, pandan y ap 2.5D IC pakè sèvi ak monte desann kondiktif oswa TSV yo pile konpozan sou kouch nan interposer, pakè 3D IC konekte kouch miltip nan Silisyòm wafers nan eleman lè l sèvi avèk TSVs.
Teknoloji TSV se teknoloji ki pèmèt kle nan tou de pakè 2.5D ak 3D IC, ak endistri semi-conducteurs te itilize teknoloji HBM pou pwodwi chips DRAM nan pakè 3D IC.
Yon gade kwa-seksyonèl nan pake 3D a montre ke entèkoneksyon vètikal ant chips Silisyòm reyalize atravè TSVs kwiv metalik.
Chiplet
Chiplets yo se yon lòt fòm anbalaj 3D IC ki pèmèt entegrasyon etewojèn CMOS ak konpozan ki pa CMOS.Nan lòt mo, yo se pi piti SoC, yo rele tou chiplets, olye ke gwo SoC nan yon pake.
Kraze yon gwo SoC nan pi piti, pi piti chips ofri pi gwo pwodiksyon ak pi ba pri pase yon sèl mouri fè.chiplets pèmèt konsèpteur yo pran avantaj de yon pakèt domèn IP san yo pa bezwen konsidere ki ne pwosesis yo itilize ak ki teknoloji yo itilize pou fabrike li.Yo ka itilize yon pakèt materyèl, ki gen ladan Silisyòm, vè ak laminates pou fabrike chip la.
Sistèm ki baze sou Chiplet yo konpoze de plizyè Chiplet sou yon kouch entèmedyè
Fan Out Packages
Nan yon pake Fan Out, "koneksyon an" ventile sou sifas chip la pou bay plis I/O ekstèn.Li sèvi ak yon materyèl epoksidik bòdi (EMC) ki konplètman entegre nan mouri a, elimine nesesite pou pwosesis tankou wafer bumping, fluxing, baskile-chip aliye, netwaye, flite anba ak geri.Se poutèt sa, pa gen okenn kouch entèmedyè obligatwa swa, fè entegrasyon etewojèn pi fasil.
Fan-out teknoloji ofri yon pake ki pi piti ak plis I / O pase lòt kalite pake, ak nan 2016 li te zetwal nan teknoloji lè Apple te kapab itilize teknoloji anbalaj TSMC a entegre processeur aplikasyon 16nm li yo ak DRAM mobil nan yon pake sèl pou iPhone. 7.
Fan-out anbalaj
Fan-Out Wafer Level Packaging (FOWLP)
Teknoloji FOWLP se yon amelyorasyon sou anbalaj nivo wafer (WLP) ki bay plis koneksyon ekstèn pou chips Silisyòm.Li enplike entegre chip la nan yon materyèl bòdi epoksidik ak Lè sa a, konstwi yon kouch répartition dansite segondè (RDL) sou sifas la wafer epi aplike voye boul soude yo fòme yon wafer rekonstitye.
FOWLP bay yon gwo kantite koneksyon ant pake a ak tablo aplikasyon an, epi paske substra a pi gwo pase mouri a, anplasman mouri a aktyèlman pi rilaks.
Egzanp yon pake FOWLP
Entegrasyon eterojèn
Entegrasyon diferan konpozan fabrike separeman nan asanble pi wo nivo ka amelyore fonksyonalite ak amelyore karakteristik fonksyònman, kidonk manifaktirè eleman semi-conducteurs yo kapab konbine konpozan fonksyonèl ak koule pwosesis diferan nan yon sèl asanble.
Entegrasyon etewojèn se menm jan ak sistèm-an-pakè (SiP), men olye pou yo konbine plizyè mouri fè sou yon sèl substra, li konbine plizyè IP nan fòm Chiplets sou yon sèl substra.Lide debaz nan entegrasyon etewojèn se konbine plizyè eleman ak fonksyon diferan nan menm pake a.
Gen kèk blòk bilding teknik nan entegrasyon etewojèn
HBM
HBM se yon teknoloji depo estanda estanda ki bay gwo chanèl Pleasant pou done ki nan yon pil ak ant memwa ak konpozan lojik.Pake HBM pile memwa mouri epi konekte yo ansanm atravè TSV pou kreye plis I/O ak Pleasant.
HBM se yon estanda JEDEC ki vètikal entegre plizyè kouch konpozan DRAM nan yon pake, ansanm ak processeur aplikasyon, GPU ak SoC.HBM se sitou aplike kòm yon pake 2.5D pou sèvè-wo fen ak chips rezo.Version HBM2 kounye a adrese limit kapasite ak vitès revèy premye lage HBM la.
HBM pakè
Kouch Entèmedyè
Kouch interposer la se kondit nan ki siyal elektrik yo pase soti nan milti-chip fè mouri oswa tablo nan pake a.Li se koòdone elektrik ant priz yo oswa konektè, ki pèmèt siyal yo pwopaje pi lwen epi tou konekte ak lòt priz sou tablo a.
Kouch entèrpoze a ka fèt nan Silisyòm ak materyèl òganik epi li aji kòm yon pon ant mouri milti-mouri a ak tablo a.Kouch interposer Silisyòm yo se yon teknoloji pwouve ki gen gwo dansite I/O ak kapasite fòmasyon TSV epi jwe yon wòl kle nan anbalaj chip 2.5D ak 3D IC.
Aplikasyon tipik nan yon sistèm partitioned kouch entèmedyè
Kouch redistribisyon
Kouch redistribisyon an gen koneksyon kwiv oswa aliyman ki pèmèt koneksyon elektrik ant divès pati nan pake a.Li se yon kouch materyèl metalik oswa polymère dyelèktrik ki ka anpile nan pake a ak mouri fè, kidonk diminye espas I / O nan chipsets gwo.Kouch redistribisyon yo te vin tounen yon pati entegral nan solisyon pake 2.5D ak 3D, sa ki pèmèt chips yo sou yo kominike youn ak lòt lè l sèvi avèk kouch entèmedyè.
Pake entegre lè l sèvi avèk kouch redistribisyon
TSV
TSV se yon teknoloji aplikasyon kle pou solisyon anbalaj 2.5D ak 3D epi li se yon wafer ki plen kwiv ki bay yon koneksyon vètikal atravè silisyòm wafer mouri.Li kouri nan tout mouri a bay yon koneksyon elektrik, fòme chemen ki pi kout la soti nan yon bò nan mouri a nan lòt la.
Atravè-twou oswa vias yo grave nan yon pwofondè sèten soti nan bò devan wafer la, ki se Lè sa a, izole epi ranpli pa depoze yon materyèl konduktif (anjeneral kwiv).Yon fwa yo fabrike chip la, li se eklèsi soti nan bò dèyè wafer la pou ekspoze vias yo ak metal la depoze sou bò dèyè wafer la pou konplete TSV interconnect.
Tan pòs: Jul-07-2023